Pariteitsgeneratoren en checkers

Apparaten in de familie van pariteitsgeneratoren en checkerlogica's zijn apparaten op componentniveau die worden gebruikt om het aantal bits in een digitaal woord te evalueren dat is ingesteld op 1, en een extra pariteitsbit te genereren (of te evalueren) die aangeeft of het aantal bits in de woord ingesteld op 1 is even of oneven. Deze functie wordt vaak gebruikt als een eenvoudige manier om gegevensfouten op te sporen die mogelijk tijdens de verzending zijn geïntroduceerd.